Способ тестирования работы памяти и способ тестирования содержимого памяти

[21]
Способ тестирования памяти, объединенной с микропроцессором, применяемый, например, для использования в интеллектуальных платах. Способ включает сравнение выходной информации из памяти 2, подаваемой по каналу чтения 10 с сигналами предварительно заданных данных, генерируемых извне, и подаваемых через порт 7 по каналу чтения 9. Сравнение осуществляют устройством сравнения 3, которое может быть, например, микропроцессором, запрограммированным для выполнения сравнения. На выходе устройства сравнения 3 появляется простой сигнал проверки, который подают в порт 5. Сохраненные данные, записанные в памяти 2, могут постоянно храниться в памяти, например, в постоянном запоминающем устройстве (ПЗУ) или (если память изменяется электрическим способом), могут быть специально записаны в память для тестирования. 2 с. и 14 з.п. ф-лы, 1 ил.

1. Способ тестирования работы памяти, изменяемой электрическим способом, объединенной с интегральной схемой, заключающийся в записи данных тестирования в память, подаче предварительно заданных данных на вход интегральной схемы, сравнении предварительно заданных данных внутри интегральной схемы с данными тестирования, записанными в память и выдаче сигнала проверки из интегральной схемы отличающийся тем, что шифровку предварительно заданных данных выполняют перед сравнением с данными тестирования.

2. Способ по п. 1, отличающийся тем, что предварительно заданные данные пересылают на первый вход устройства сравнения, являющегося частью интегральной схемы, причем содержимое памяти пересылают на второй вход в устройство сравнения для данных с двух входов и выдачи на выход сигнала проверки.

3. Способ по п. 2, отличающийся тем, что данные тестирования пересылают на записывающий вход и временно хранят в памяти перед пересылкой на второй записывающий вход устройства сравнения.

4. Способ по любому из пп. 1-3, отличающийся тем, что сигнал проверки выдают на выход с задержкой.

5. Способ по любому из пп. 1-4, отличающийся тем, что для выполнения сравнения данных программируют микропроцессор, размещенный в интегральной схеме.

6. Способ по любому из пп. 1-4, отличающийся тем, что интегральную схему используют как часть модуля, включающего одну или более интегральных схем и микропроцессор.

7. Способ по п. 6, отличающийся тем, что интегральная схема или схемы реализованы на интеллектуальной плате.

8. Способ тестирования содержимого памяти, объединенной с микропроцессором в модуль, включающий подачу предварительно заданных данных на вход модуля, сравнение предварительно заданных данных внутри модуля с данными, записанными в память, и выводе сигнала проверки из модуля, показывающего положительный или отрицательный результат сравнения, отличающийся тем, что шифровку предварительно заданных данных выполняют перед сравнением с данными тестирования.

9. Способ по п. 8, отличающийся тем, что предварительно заданные данные подают на первый вход устройства сравнения, образующего часть модуля, содержимое памяти подают на второй вход устройства сравнения, сравнивают данные, поданные на два входа устройства сравнения, и выдают сигнал проверки.

10. Способ по пп. 8 или 9, отличающийся тем, что данные, записанные в памяти, включают данные, хранящиеся в памяти.

11. Способ по пп. 8 или 9, отличающийся тем, что данные тестирования, поданные на вход модуля, включают данные, которые должны быть записаны в память перед сравнением.

12. Способ по пп. 9 или 11, отличающийся тем, что память, изменяют электрическим способом и данные тестирования подают на вход записи и временно хранят в памяти перед передачей на второй вход устройства сравнения.

13. Способ по любому из пп. 8-12, отличающийся тем, что сигнал проверки выдают на выход с задержкой.

14. Способ по любому из пп. 8-13, отличающийся тем, что программируют микропроцессор для сравнения данных.

15. Способ по любому из пп. 8-14, отличающийся тем, что модуль включает одну или более интегральных схем, которые включают в себя память и микропроцессор.

16. Способ по п. 15, отличающийся тем, что интегральная схема или схемы размещены на интеллектуальной плате.

[1]
Изобретение относится к микроэлектронике и может быть использовано для диагностики памяти интегральных микросхем.

[2]
Изобретение связано с тестированием информации, записанной в память, которая объединена с микропроцессором. Это может быть память, содержимое которой нельзя изменить (постоянное запоминающее устройство или память, информацию в которой можно изменять, например, электрически программируемое постоянное запоминающее устройство (ЭППЗУ) или оперативное запоминающее устройство (ОЗУ).

[3]
Существует множество случаев, когда необходимо протестировать память, содержащую предварительно записанную информацию, например, при использовании объединенных кредитных карт, известных также под названием интеллектуальных плат. Обычно память интеллектуальных плат тестируют, подсоединяя ее к читающему устройству, которое считывает содержимое памяти, проверяет на результат, например, посредством проверки контрольной суммы или сравнением данных на выходе с данными, которые должны быть в действительности. Часто бывает, что память содержит конфиденциальную информацию и можно получить несанкционированный доступ к этой информации, просто задав тестирование памяти.

[4]
К уровню техники, к которому относится изобретение, можно отнести европейские патентные заявки EP-А-0267114 и ЕР-А-0215464.

[5]
Заявка EP-А-0267114 описывает устройство ввода/вывода для передачи данных от внешнего источника, подсоединяемого к энергозависимой электрически программируемой памяти посредством схемы управления выборкой. Команды от устройства ввода/вывода декодируются и сравниваются с выходом памяти, и если результат сравнения - правильный, выходной сигнал должен быть идентичен по побайтному основанию с ожидаемым содержимым памяти. Заявка ЕР-А-0215464 является наиболее близкой по технической сущности к изобретению. Она раскрывает полупроводниковое устройство, выполненное в виде интегральной схемы, которое запрещает вывод программируемых данных встроенной памяти на внешний терминал, но которое выводит результат сравнения программируемых данных со сходным сигналом, который подается от внешнего терминала.

[6]
Задача изобретения - разработка способа тестирования работы памяти и способа тестирования содержимого памяти, предотвращающего несанкционированный доступ к содержимому памяти при тестировании.

[7]
Задача решается тем, что при тестировании работы памяти, изменяемой электрическим способом, объединенной с интегральной схемой, который заключается в записи данных тестирования в намять, подаче предварительно заданных данных на вход интегральной схемы, сравнении предварительно заданных данных внутри интегральной схемы с данными тестирования, записанными в память и выдаче сигнала проверки из интегральной схемы, посредством чего можно проверить правильность работы функции записи и характеристик памяти, шифровку предварительно заданных данных выполняют перед сравнением с данными тестирования.

[8]
При тестировании содержимого памяти, объединенной с микропроцессором в модуль, включающий подачу предварительно заданных данных на вход модуля, сравнении предварительно заданных данных внутри модуля с данными, записанными в память, и выводе сигнала проверки из модуля, показывающего положительный или отрицательный результат сравнения, шифровку предварительно заданных данных выполняют перед сравнением с данными тестирования.

[9]
Память объединяется с микропроцессором в модуль.

[10]
Модуль может быть интегральной схемой, включающей в себя память и микропроцессор, или может быть набором интегральных схем, физически соединенных герметиком или чем-либо подобным. Обычно модуль - это интегральная схема в интеллектуальной плате.

[11]
Использование описанного ранее способа внутреннего сравнения данных делает невозможным прямой доступ к содержимому памяти. Все, что есть на выходе - это сигнал проверки.

[12]
Возможно, что мошеннические попытки определить содержимое памяти, могут быть осуществлены посредством автоматического последовательного ввода наборов данных тестирования, методично изменяющихся по содержанию до тех пор, пока сигнал на выходе не покажет, что данные памяти совпадают с данными, подаваемыми на вход. Существуют разные способы решения этой проблемы.

[13]
В соответствии с одним признаком настоящего изобретения микропроцессор запрограммирован таким образом, чтобы задерживать выход каждого сигнала подтверждения или неподтверждения. Задержка между следующими друг за другом сигналами может составлять несколько микросекунд или секунд. Тогда для методичной проверки потребуется очень большой промежуток времени.

[14]
Другой способ предотвращения мошеннических попыток тестирования памяти заключается в кодировании данных перед их сравнением, например, с помощью секретного алгоритма. И тогда данные на входе не будут иметь четкой взаимосвязи с содержимым памяти. Алгоритм или ключ может отличаться от проверки к проверке интеллектуальной платы.

[15]
Изобретение далее описывается со ссылкой на сопровождающий его единственный чертеж, являющийся блок-схемой, описывающей способ, в котором заключается настоящее изобретение.

[16]
На Фиг. показаны интегральная схема 1 с памятью 2 ЭППЗУ, которая содержит некоторые данные, и устройство сравнения 3, например, микропроцессор, запрограммированный для сравнения данных. Интерфейс связи с внешними устройствами показан пунктирной линией 4. Интерфейс 4 имеет три порта доступа 5, 6 и 7, через которые осуществляется передача сигналов в интегральную схему 1 и от нее. Внутренний канал доступа от порта 7 разделяется на два: канал записи 8, ведущий к памяти, и канал чтения 9, ведущий к устройству сравнения. Тестирование выполняется посредством ввода данных программы в интегральную схему и выполнением внутреннего сравнения с помощью устройства сравнения 3. Данные программы генерируются внешними устройствами (устройства не показаны) и передаются на устройство сравнения через порт ввода данных 10 и канал чтения 9. Тестируемые данные, записанные в память 2, передаются в устройство сравнения 3 через канал 10. В устройстве сравнения данных из двух каналов 9 и 10 сравниваются, а результат сравнения передается во внешнюю среду через порт 5 посредством сигнала проверки 3, показывающим результат сравнения. Этот способ не позволяет выводить информацию из интегральной схемы 1 и, таким образом, обеспечивает высокую степень защиты. Адрес чтения и сигналы управления могут генерироваться внешними устройствами (устройства не показаны) и их ввод можно осуществлять через адресный/управляющий порт б интерфейса 4. Адресные/управляющие сигналы передаются в память и управляют передачей данных из памяти 2 в устройство сравнения 3 стандартным способом.

[17]
В альтернативной реализации изобретения (не показано) порты 5 и 7 объединены в один мультиплексный порт чтения/записи, а порт 6 удален. Адресные и управляющие сигналы, которые ранее поступали через порт 6, передаются через мультиплексный порт 7 объединенного порта 5/7 и через канал доступа 8.

[18]
Данная схема также позволяет тестировать функцию записи в па…

Патент ЕП-А-0215464